Error (10170): Verilog HDL syntax error at auto.v(44) near text...

发布网友

我来回答

2个回答

热心网友

always语句后面检查一下有没有一个";",有的话,要删掉

热心网友

检测一下begin-end 个数要一致

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com