基于FPGA的SAR原始数据实时压缩系统设计与实现

维普资讯 http://www.cqvip.com 第３０卷第７期　合肥工业大学学报（自然科学版）　Ｖｏ１．３０　Ｎｏ．７　２００７年７月　ＪＯＵＲＮＡｌ　ＯＦ　ＨＥＦＥＩ　ＵＮＩＶＥＲＳＩＴＹ　ＯＦ　ＴＥＣＨＮＯＬＯＧＹ　Ｊｕ１．２００７　基于ＦＰＧＡ的ＳＡＲ原始数据　实时压缩系统设计与实现　盛磊，　郑陶冶　，　党红杏，　张长耀　（华东电子工程研究所，安徽合肥２３００３１）　摘要：文章讨论一种基于ＦＰＧＡ，并采用分块自适应量化（ＢＡＱ）算法的ＳＡＲ原始数据实时压缩处理系统的　设计方法，该设计可大大提高实时压缩处理系统的性能，降低数据率，突破卫星下传数据率的限制。ＢＡＱ模　块内部采用４路并行处理的逻辑结构来计算数据块的统计特性；优化设计量化电平实时计算乘法器资源、量　化比较逻辑结构；当Ｉ／Ｑ两路采用多模块分时复用模型时，可使整个系统压缩处理能力成倍增加。通过测试　表明，ＢＡＱ模块的最高运行速度可达到１４９　ＭＨｚ，单个模块处理能力已达到１　Ｇｂｐｓ以上，其中压缩比８／３时　信号失真噪声￣Ｅ（ＳＤＮＲ）大于１４　ｄＢ。　关键词：合成孔径雷达；原始数据压缩；分块自适应量化；ＦＰＧＡ　。　中图分类号：ＴＮ９５７．５２２　文献标识码：Ａ　文章编号：１００３－５０６０（２００７）０７—０８４４－０６　Ｄｅｓｉｇｎ　ａｎｄ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ｔｈｅ　ＳＡＲ　ｒａｗ　ｄａｔａ　ｒｅａｌ—ｔｉｍｅ　ｃｏｍｐｒｅｓｓｉｏｎ　ｓｙｓｔｅｍ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ＳＨＥＮＧ　Ｌｅｉ，　ＺＨＥＮＧ　Ｔａｏ－ｙｅ，ＤＡＮＧ　Ｈｏｎｇ－ｘｉｎｇ，　ＺＨＡＮＧ　Ｃｈａｎｇ－ｙａｏ　（Ｅａｓｔ　Ｃｈｉｎａ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｈｅｆｅｉ　２３００３１，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ＳＡＲ　ｒａｗ　ｄａｔａ　ｒａｔｅ　ｉｓ　ａｎ　ｉｍｐｏｒｔａｎｔ　ｆａｃｔｏｒ　ｉｎ　ｔｈｅ　ｄｅｓｉｇｎ　ｏｆ　ｓｐａｃｅｂｏｒｎｅ　ＳＡＲ　ｓｙｓｔｅｍｓ．Ｉｎ　ｔｈｉｓ　ｐａｐｅｒ，ａ　ｄｅｓｉｇｎ　ｍｅｔｈｏｄ　ｏｆ　ｔｈｅ　ＳＡＲ　ｒａｗ　ｄａｔａ　ｒｅａｌ－ｔｉｍｅ　ｃｏｍｐｒｅｓｓｉｏｎ　ｓｙｓｔｅｍ　ｉｓ　ｐｒｅｓｅｎｔｅｄ　ｗｈｉｃｈ　ｉｓ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ａｎｄ　ａｄｏｐｔｓ　ｔｈｅ　ｂｌｏｃｋ　ａｄａｐｔｉｖｅ　ｑｕａｎｔｉｚａｔｉｏｎ（ＢＡＱ）ａｌｇｏｒｉｔｈｍ．Ｂｙ　ｕｓｉｎｇ　１ｅｓｓ　ｈａｒｄｗａｒｅ　ｌｏｇｉｃ　ｒｅｓｏｕｒｃｅ，ｔｈｅ　ＳＡＲ　ｒａｗ　ｄａｔａ　ｒａｔｅ　ｉｓ　ｄｅｃｒｅａｓｅｄ，ａｎｄ　ｐｅｒｆｏｒｍａｎｃｅ　ｏｆ　ｔｈｅ　ｒｅａｌ—ｔｉｍｅ　ｃｏｍｐｒｅｓｓｉｏｎ　ｓｙｓ—　ｔｅｍ　ｉｓ　ｅｎｈａｎｃｅｄ　ｇｒｅａｔｌｙ，ｔｈｕｓ　ｔｈｅ　１ｉｍｉｔａｔｉｏｎ　ｏｆ　ｔｈｅ　ｓａｔｅｌｌｉｔｅ　ｄａｔａ　ｔｒａｎｓｆｅｒ　ｒａｔｅ　ｉｓ　ｏｖｅｒｃｏｍｅ．Ｉｎ　ｔｈｅ　ＢＡＱ　ｍｏｄｕｌｅ．ｆｏｕｒ－ｒｏｕｔｅ　ｐａｒａｌｌｅ１　ｐｒｏｃｅｓｓｉｎｇ　ｌｏｇｉｃ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｉｓ　ｕｓｅｄ　ｔｏ　ｄｅａ１　ｗｉｔｈ　ｔｈｅ　ｓｔａｔｉｓｔｉｃ　ｃｈａｒａｃｔｅｒｉｓ—　ｔｉｃｓ　ｏｆ　ｄａｔａ　ｂｌｏｃｋｓ；ｔｈｅ　１ｏｇｉｃ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｏｆ　ｍｕｌｔｉｐｌｉｅｒｓ　ａｎｄ　ｃｏｍｐａｒｅｒｓ　ｉｓ　ｏｐｔｉｍｉｚｅｄ，ｉｎ　ｗｈｉｃｈ　ｑｕａｎｔｉｚａ—　ｔｉｏｎ　ｌｅｖｅｌ　ｒｅａｌ—ｔｉｍｅ　ｃｏｍｐｕｔａｔｉｏｎ　ａｎｄ　ｑｕａｎｔｉｚａｔｉｏｎ　ｃｏｍｐａｒｉｓｏｎ　ａｒｅ　ｃａｒｒｉｅｄ　ｏｕｔ；ａｎｄ　ｗｈｅｎ　ｔｈｅ　ｔｉｍｅ－ｄｉｖｉ－　ｓｉｏｎ　ｍｕｌｔｉｐｌｅ　ＢＡＱ　ｍｏｄｕｌｅ　ｍｏｄｅ　ｉｓ　ｕｓｅｄ　ｉｎ　ｂｏｔｈ　Ｉ　ａｎｄ　Ｑ　ｃｈａｎｎｅｌｓ，ｔｈｅ　ｒｅａｌ－ｔｉｍｅ　ｐｒｏｃｅｓｓｉｎｇ　ａｂｉｌｉｔｙ　ｏｆ　ｔｈｅ　ｗｈｏｌｅ　ｃｏｍｐｒｅｓｓｉｏｎ　ｓｙｓｔｅｍ　ｉｓ　ｅｎｈａｎｃｅｄ　ｇｅｍｉｎａｔｅｌｙ．Ｅｘｐｅｒｉｍｅｎｔ　ｉｎｄｉｃａｔｅｓ　ｔｈａｔ　ｔｈｅ　ｈｉｇｈｅｓｔ　ｐｒｏｃｅｓｓ—　ｉｎｇ　ｓｐｅｅｄ　ｏｆ　ｔｈｅ　ＢＡＱ　ｍｏｄｕｌｅ　ｉｓ　１４９　ＭＨｚ，ｔｈａｔ　ｔｈｅ　ｄａｔａ　ｔｈｒｏｕｇｈｐｕｔ　ｏｆ　ｓｉｎｇｌｅ　ｍｏｄｕｌｅ　ｉｓ　ｇｒｅａｔ　ｔｈａｎ　１　Ｇｂｐｓ，ａｎｄ　ｔｈａｔ　ｗｈｅｎ　ｔｈｅ　ｃｏｍｐｒｅｓｓｉｏｎ　ｒａｔｉｏ　ｉｓ　８／３，ｔｈｅ　ｓｉｇｎａ１　ｄｉｓｔｏｒｔｉｏｎ　ｎｏｉｓｅ　ｒａｔｉｏ（ＳＤＮＲ）ｉｓ　ｇｒｅａｔ　ｔｈａｎ　１４　ｄＢ．　Ｋｅｙ　ｗｏｒｄｓ：ｓｙｎｔｈｅｔｉｃ　ａｐｅｒｔｕｒｅ　ｒａｄａｒ（ＳＡＲ）；ｒａｗ　ｄａｔａ　ｃｏｍｐｒｅｓｓｉｏｎ；ｂｌｏｃｋ　ａｄａｐｔｉｖｅ　ｑｕａｎｔｉｚａｔｉｏｎ；ＦＰＧＡ　０　引　言　工作能力，使它成为卫星遥感应用中非常重要的　有效载荷，越来越得到世界各国的重视。随着　合成孑Ｌ径雷达（ｓＡＲ）具有全天时、全天候的　ＳＡＲ技术向高分辨率、多极化、多波段、宽观测带　收稿日期：２００７—０２—０８　作者简介：盛磊（１９７５一），男，安徽灵壁人，华东电子工程研究所工程师　维普资讯 http://www.cqvip.com 第７期　盛磊，等：基于ＦＰＧＡ的ＳＡＲ原始数据实时压缩系统设计与实现８４５　的方向发展，原始数据率不断提高，对卫星数据传　值高斯分布，并且其分布可由标准差ｄ惟一确定。　输能力提出相当高的要求。受到卫星数据存储容　那么，在利用ＦＰＧＡ实现ＢＡＱ算法时，选择数据　量和下传速率的限制，必须采取有效的数据压缩　块大小的原则是：　措施，降低数据率。因此，设计出高性能的实时数　（１）块的大小必须保证每一小块中ＳＡＲ数　据压缩系统显得十分必要。　据的标准差ｄ恒定，同时块又必须保证能有效估　目前，星载ＳＡＲ的分辨率和观测带宽不断提　计出每一块的标准差ｄ。　高，例如美国的“长曲棍球”ＳＡＲ分辨率已经小于　（２）块的大小还需要考虑ＦＰＧＡ片内静态存　１　ｍ，可能已达到０．３　ｍ；德国ＤＬＲ实验室研究的　储器（ＳＲＡＭ）容量大小，存储器长度最好是２　，　高分辨率超宽观测带（ＨＲｗＳ）ｘ波段ＳＡＲ，分辨　且容量是４　０９６　ｂｉｔ整数倍，因为４　０９６　ｂｉｔ正好是　率１．５　ｍ，观测带宽８０　ｋｍ。聚束模式１　ｍ分辨　ＦＰＧＡ内一个ＲＡＭ存储宏单元的大小，这样有　率时，原始数据率接近２　Ｇｂｐｓ，０．３　ｍ时更是高　利于连续寻址和多通道并行处理，单个地址发生　达５　Ｇｂｐｓ；ＨＲＷＳ单极化模式的数据率高达到　器就可以完成多个存储器的寻址。　４．７　ＧｂｐｓＥ　。文献［２］采用７片数字信号处理器　一般的分块的大小取为３２×３２或６４×６４　（ＡＤＳＰ２１０６２）实现压缩。文献［－３－］和文献Ｅ４－１也　（方位×距离），然后通过ＢＡＱ把每样本　位的　采用ＦＰＧＡ实现压缩比为８／３的ＢＡＱ算法，最　信号编码处理为每样本ｍ位（　＜　）的信号，从而　高工作频率分别为６６．７ＭＨｚ和８５　ＭＨｚ，文献　实现原始数据压缩。　Ｅ４３完成１６　３８４点压缩用时１９２／２ｓ，数据率仅为　１。２　ＳＡＲ数据统计特性计算　６８２　Ｍｂｐｓ。　对于零均值高斯分布的ＳＡＲ原始数据，图１　本文根据ＢＡＱ算法基本原理［５］，给出实时　中的最优量化器可选取为ＬＪ０ｙｄ—Ｍａｘ量化器，　压缩系统的设计方案。并分析实时压缩系统达到　它是基于均方误差最小准则，分析不均匀分布数　的性能。　据源的量化噪声特性所提出的，保证了在已知数　１　ＢＡＱ算法ＦＰＧＡ实现原理　据源概率分布的情况下，所选择的量化器的输入　和输出误差对于给定的量化级数其量化噪声最　１．１　ＳＡＲ数据分块方法　小。为了避免在ＦＰＧＡ中直接计算输入原始数　ＢＡＱ（ｂｌｏｃｋ　ａｄａｐｔｉｖｅ　ｑｕａｎｔｉｚａｔｉｏｎ）算法采用　据每一块的方差ｄ，改为在ＦＰＧＡ中计算输入信　一个自适应量化器，根据估计出的每一个小块输　号的绝对值均值ｌ　ｚ　Ｉ，通过查表，用ｌ　ｚ　ｌ直接估　人数据的标准差ｄ和均值来控制最优量化器以实　计出　，ｌ　ｚ　ｌ和　的关系式［４　］为　现对输入信号的有效压缩，原理如图１所示。　一　￣／２７ｃ　Ｊ　ｒ　ｄｘ（１）　计算数据块Ｌ一数据块的　其中，Ｎ为量化电平数，即数据块大小；ｚ　为归一　统计特性ｌ　Ｉ准差和均　化量化器转变点，其关系如图２所示。通过事先计　原始数据块　算好ｌ　ｚ　ｌ和　的映射表，存储ＦＰＧＡ中的ＲＯＭ　ＤＰＲＡＭ　ＲＡＶ　。２５６ｘ３２ｂｉｔ　罴Ｅ　单元中，可降低ＦＰＧＡ内运算的复杂度［８］。　图１　ＢＡＱ算法原理图　ｌ００　进行数据压缩，必须要分析信号的统计特性。　８０　ＳＡＲ回波信号的实部和虚部的概率密度函数是　翼６０　具有零均值和相同方差的高斯分布，其幅度是瑞　４Ｏ　利分布，相位是均匀分布，在距离向和方位向的连　２０　续采样值是不相关的＿６ｊ。考虑到在－－４，段时间间　隔内，信号的动态范围远小于整个回波数据集的　绝对幅度均值　动态范围，把具有缓慢时变方差特性的整个回波　图２绝对幅度均值与标准差的关系　数据集沿着方位向和距离向分成若干个小块，从　而可以认为每一小块数据是具有稳态特性的零均　根据统计特性，均匀量化器的输出概率密度　维普资讯 http://www.cqvip.com ８４６　合肥工业大学学报（自然科学版）　间传送数据。　第３Ｏ卷　函数是零均值的高斯分布，通过给定初值，采用迭　代的方法可以求出最佳量化电平和最佳重建电　（４）ＰＣ机，运行性能分析程序、成像处理软　件及ＤＳＰ开发环境Ｖｉｓｕａ１　、Ｐ＋＋等，用于读取　平。显然，迭代、积分运算在ＦＰＧＡ内完成是不　现实的，本文采用事先计算好各种压缩比的最佳　量化电平和最佳重建电平，分别把它们存储在星　上实时压缩系统和地面解压处理系统中，作为计　和存储数据、形成压缩码文件，并用解压程序恢复　数据，进行成像处理，测试和分析压缩性能。　２．２　ＢＡＱ模块的ＦＰＧＡ设计　２．２．１模块组成与工作流程　算参数调用。在最佳量化参数决定后，在ＦＰＧＡ　内通过大量的比较运算完成最大量化的压缩编码　ＳＡＲ原始数据压缩的核心部分就是ＦＰＧＡ　过程。　２实时压缩处理板和测试系统　２．１　系统组成　实时压缩处理板是位于ＳＡＲ接收机Ｉ／Ｑ正　交数据采集电路与数据传输子系统之间。采集电　路对相互独立的正交Ｉ／Ｑ两路回波信号进行采　集，量化为８ｂｉｔ，Ｉ／Ｑ两路可以独立进行ＢＡＱ压　缩（如图３所示）。作为一个完整的实时压缩系　统，需要做到以下３点：能够完成实时压缩任务；　与输入输出子系统方便地连接，及时传输压缩数　据；能进行独立地测试与性能分析。为此，整个系　统主要包括以下几个相互关联的部分：　Ｇ　图３实时压缩处理板与测试系统框图　（１）Ａｌｔｅｒａ公司Ｓｔｒａｔｉｘ系列工业级ＦＰＧＡ　芯片ＥＰＩＳ３０Ｆ１０２０１６，其中集成了２组ＢＡＱ模　块，分别处理正交Ｉ／Ｑ两路数据，实现Ｉ／Ｑ两路　的并行压缩，适合接收机同时采集正交Ｉ／Ｑ数据　的实际情况。　（２）ＡＤＩ公司ＳＨＡＲＣ系列数字信号处理器　ＡＤＳＰ－２１０６０Ｌ，管理ＢＡＱ模块工作状态，控制　ＢＡＱ模块的启动与停止，负责发送和接收ＦＰＧＡ　内ＢＡＱ模块的输入与输出测试数据。　（３）ＡＤＳＰ　ＰＣＩ接口仿真器，用于在ＰＣ机　ＤＳＰ开发环境ＶｉｓｕａｌＤＳＰ＋＋与ＡＤＳＰ－２１０６０之　内的ＢＡＱ模块，它负责完成ＳＡＲ原始数据的实　时压缩处理，其内部逻辑结构分为４个部分（如图　１所示），其工作流程如下：　（１）原始数据块双端口输入缓冲存储模块　ＤＰＲＡＭ—ＲＡＷ（２５６×３２　ｂｉｔ）。由接收机数据采　集电路写入３２×３２的８　ｂｉｓ数据块，４字节拼接　为一个３２位的数据，共计２５６个存储单元。数据　存储完毕后，控制端（如ＡＤＳＰ）发出ＢＡＱ模块使　能信号，ＢＡＱ模块就开始压缩运算。　（２）数据块统计特性计算模块。其作用是将　原始数据按照零均值高斯分布进行规范化处理。　先后需要计算原始数据均值，偏差绝对值均值，查　表得到数据块的标准差。　（３）最优量化器。其作用是根据标准差和不　同压缩比要求计算得到相应的量化电平（ｆ－ｉ限），　再根据量化门限对原始数据进行重新量化，得到　压缩码。　（４）已编码数据块双端口输出缓冲存储模块　ＤＰＲＡＭ—ＣＯＤＥ（２５６×１６）。根据不同压缩比，　把压缩码进行字节组合。压缩运算结束后，ＢＡＱ　模块发出压缩完成指示信号（ＢＡＱ—ＤＯＮＥ＝１），　请求卫星数传系统来取出压缩数据和相应数据块　对应的均值和标准差，进行编码打包；同样也可以　由性能测试系统读出压缩码，做压缩性能分析，计　算ＳＤＮＲ，进行成像处理。　２．２．２工作状态控制　为了协调各子模块的时序，设计状态机　（Ｓｔａｔｅ　Ｍａｃｈｉｎｅ）使之按照一定的工作状态进行　转移。它是整个ＢＡＱ模块的核心控制子模块，　决定当前算法运行在某一特定的工作状态下，控　制中间数据的准备与存储，共设置７种工作状态：　空操作（２个节拍ＩＤＬＥ１／ＩＤＬＥ２）；求原始数据均　值（ＳＴ—ＲＡＷ—ＭＥＡＭ）；求零均值规范化（ＳＴ—　ＳＵＢ—ＭＥＡＮ）；查表求标准差（ＳＴ—ＶＡＲＩ—　ＡＮＣＥ）；计算量化门限（ＳＴ—ＴＨＲＥＳＨ０ＬＤ）；量　化比较（ＳＴ—ＣＯＭＰＡＲＥ）和输出编码（ＳＴ—ＣＯＤ－　ＥＲ）。状态转移过程如图４所示。状态转移方式　维普资讯 http://www.cqvip.com 第７期　盛磊，等：基于ＦＰＧＡ的ＳＡＲ原始数据实时压缩系统设计与实现８４７　主要是自循环和顺序转移，其中ＳＴ—ＲＡＷ—　ＭＥＡＭ、ＳＴ—ＳＵＢ—ＭＥＡＮ和ＳＴ—ＶＡＲＩ—　个２５６×３２ｂｉｔ的偏差数据双端口存储器　（ＤＰＲＡＭ—ＳＵＢ）中，另一流向是求ＤａｔａＸ的绝对　值、累加、并行加法，求得规范化数据绝对值的均　值（ｓｕｂ—ｍｅａｎ）。　ＡＮＣＥ３个状态为数据块的统计特性计算阶段状　态，ＳＴ—ＴＨＲＥＳＨＯＬＤ、ＳＴ—ＣＯＭＰ２，ＲＥ和ＳＴ—　ＣＯＤＥＲ３个状态为最大量化器工作阶段。　差　图４　ＢＡＱ模块的状态图　２．２．３数据块统计特性计算　在进行ＢＡＱ处理时，计算数据块统计特性　依次包括：计算出原始数据均值；对数据块进行零　均值高斯分布的规范化；再计算出规范化后数据　的绝对值均值；通过查表得到数据块标准差。逻　辑结构如图５所示，采用４通道并行处理方式。　翁　原＿１一ｒ始ａｗ数　ｍ据／Ｉｅ均ａｎ值规　Ｄ￣—Ｄ范ＰａＲ化ｔａＡ　数ＭＸ—据　Ｓ　ＵＢＩＡ￣ＪＡＢＳ　规范化数据　１支　绝对值均值　／　／　千ｓ　ｍｅａｎ　ＳＴ　ＲＡＷ　ＭＥＡＮ状态　ＳＴ　ＳＵＢ　ＭＥＡＮ状态　图５统计特性４路并行处理逻辑结构图　（１）原始数据均值计算。在ＳＴ—ＲＡＷ—　ＭＥＡＮ状态，由ｒａｗ—ｍｅａｎ—ｃｔ１模块的地址发生　器控制从ＤＰＲＡＭ—ＲＡＷ的Ｂ端口中读取３２　ｂｉｔ　（８　ｂｉｔＸ４）原始ＳＡＲ数据，分为４个通道按字节　（８　ｂｉｔ）做并行累加，求和得到数据块总和，再通过　“截短法”得到满足运算精度的数据块均值。　（２）规范化数据绝对值的均值计算。在ＳＴ—　ＳＵＢ—ＭＥＡＮ状态，由ｓｕｂ　ｍｅａｎ－ｃｔｌ模块的地　址发生器控制再次从ＤＰＲＡＭ—ＲＡＷ的Ｂ端口　中读取原始ＳＡＲ数据。进行４通道并行地流水　操作，先减去均值ｒａｗ—ｍｅａｎ，完成零均值高斯分　布的规范化，得到规范化数据ＤａｔａＸ。接下来　ＤａｔａＸ分为２个数据流向，一个流向是存储到一　（３）标准差计算。按照公式（１），生成一张　ｓｕｂ—ｍｅａｎ与标准差的对应表，预存储于标准差　表（Ｖ—ＲＯＭ，如图６所示）中，而把ｓｕｂ—ｍｅａｎ作　为Ｖ—ＲＯＭ的访问地址，存储单元的数据就是对　应的标准差。但是由于ｓｕｂ—ｍｅａｎ查表数据精度　为０．５，用二进制表示时，可以在低位增加１　ｂｉｔ，　实现０．５的精度，寻址后可以得到标准表。　图６最优量化器逻辑结构图　２．２．４最优量化器　（１）量化门限计算。把标准差与量化参数相　乘后，就可以得到量化门限。由于每个数据块标　准差都不尽相同，同时考虑运算精度和运算速度　的要求，利用１８　ｂｉｔ）＜１８　ｂｉｔ的“硬件乘法器”实时　计算量化门限。不同压缩比对应不同数量的量化　门限，例如压缩比８／１、８／２、８／３、８／４分别有１、３、　７、１５个量化电平，去掉４个零点不用乘法器，共　需要２２个乘法器，而Ａｌｔｅｒａ　Ｓｔｒａｔｉｘ系列ＦＰ—　ＧＡ——ＥＰ１Ｓ３０Ｆ１０２０１６内部共有４８个１８　ｂｉｔ）＜　１８　ｂｉｔ乘法器，只能集成２个ＢＡＱ模块。　为了片内集成度，采用２种“复用”措施减少　乘法器数量：先把不同压缩比的乘法器复用，取压　缩比８／４时最多的１４个乘法器；再按照“二级分　时复用”，把乘法器数量再减少到７个，正好与压　缩比８／３时７个一致。此时，片内最多可集成６　个ＢＡＱ模块，满足Ｉ／Ｑ　２路多通道并行压缩需要　２／４／６偶数个ＢＡＱ模块的要求，可把单片ＦＰＧＡ　的实时压缩速度性能最大提高３倍。　（２）比较量化。在得到量化门限后，量化过　程的实现是通过比较器完成的。把ＤＰＲＡＭ—　ＳＵＢ零均值高斯规范化数据ＤａｔａＸ与量化门限　进行比较量化，完成压缩编码。以８／３为例，７个　量化门限Ｃ２／Ｂ２／Ａ２／０／Ａ１／Ｂ１，／Ｃ１，把原有８　ｂｉｔ　共２５６个编码划分为８个区间，得到８个新的　维普资讯 http://www.cqvip.com ８４８　合肥工业大学学报（自然科学版）　第３０卷　３　ｂｉｔ编码，从而实现８　ｂｉｔ一３　ｂｉｔ压缩编码。　由于ＦＰＧＡ内没有“硬件比较器”，当用大量　逻辑资源组成位数较宽（实际使用１９　ｂｉｔ）的二进　制比较器时，互连走线过多，致使ＢＡＱ模块最高　要进行如下次数时钟节拍的运算操作：　（１）２５６次读ＤＰＲＡＭ—ＲＡＷ操作（求原始　数据均值）；　（２）２５６次写ＤＰＲＡＭ—ＳＵＢ操作（求偏差）；　运行速度严重下降，影响最终性能。因此，采用　“优先级编码器”的比较方式，并把８／３、８／２比较　器与８／４的逻辑复用——这２种措施来减少比较　（３）２５６次读ＤＰＲＡＭ—ＳＵＢ操作（量化比　较）；　（４）小于９６次的加法、减法、乘法、延迟寄存　器数量，例如压缩比８／４时，有１５个量化门限，１６　个编码，最多需要１５个“＞”比较器，４通道并行　压缩共６０个比较器。其中的比较器类型只使用　“＞”，不采用“≥”，进一步简化逻辑，通过仿真把　比较量化模块的性能提升到１６０　ＭＨｚ以上。另　外，优先级编码比较的重要优点是仅用２个时钟　周期就完成比较编码工作，即第１个时钟完成所　有的比较，第２个时钟完成所有的量化编码，实现　比较与量化的流水操作，节省操作时间。　（３）输出编码模块。由于ＢＡＱ模块包括　８／２、８／３、８／４不同压缩比处理能力，且是４通道　并行压缩处理。不同压缩比的压缩结果是不同位　数的压缩码，为了采用统一的格式把压缩码存储　于ＤＰＲＡＭ—ＣＯＤＥ中，并方便卫星数据传输系　统和性能测试系统进行读取访问，采用低位字节　地址组合，增加位宽提高读取速度。　以８／３为例，即把４个３　ｂｉｔ数据顺序编码为　１２　ｂｉｔ，存储于１６　ｂｉｔ宽ＤＰＲＡＭ—ＣＯＤＥ的低１２　ｂｉｔ中，并把分别压缩Ｉ、Ｑ信号的２个ＢＡＱ模块　的１６　ｂｉｔ输出数据总线“并置（＆）”后，组成３２　ｂｉｔ　宽数据，这种设计可方便处理器按３２　ｂｉｔ一次性　读出Ｉ／Ｑ两通道共８个８／３压缩码，从而提高数　据输出端口的读出速率。　３性能测试与实验　实时压缩处理系统调试完成后，可从２个方　面评价其性能：①硬件的实时处理性能，包括运　算速度和对硬件资源的消耗情况；②实际数据的　压缩性能，包括数据压缩比和解压后数据相对于　原始数据的信号失真噪声比，及成像结果对比。　为此构建的测试系统如图３所示，除了实时　压缩处理系统外，性能评估单元还包括２部分：①　测试硬件平台，由ＰＣ机与ＡＤＳＰ仿真器组成；②　测试软件系统，由ＤＳＰ程序、解压程序、成像程序　及性能评估程序组成。　３．１测试实时处理性能　在ＢＡＱ模块中，按照图５和图６的压缩处理　流程，一个３２×３２—１０２４点数据块压缩完成，共　等操作。　完成压缩操作需要２５６×３＋９６＝８６４个时钟　节拍，考虑数据输入输出在时间上可复用２５６个　节拍，共需１　１２０个节拍，逻辑综合表明时钟频率　最高为１４９　ＭＨｚ，因此１　０２４点压缩用时　１　１２０／１４９　ＭＨｚ＝７．５　ｓ，１６　３８４点压缩用时为　１２０　ｂｔｓ，单模块数据吞吐率为１　０９２　Ｍｂｐｓ，２个模　块处理Ｉ、Ｑ两路信号的总数据率可达到２　１８４　Ｍｂｐｓ，较之本文参考文献中几个系统的性能都有　明显提高。当采用“４／６个ＢＡＱ模块双通道（Ｉ／　Ｑ）分时复用模型”（如图７所示），实时处理能力　可再提高２／３倍，达到４　Ｇｂｐｓ／６　Ｇｂｐｓ。　采用Ａｌｔｅｒａ公司ＦＰＧＡ－ＥＰ１Ｓ３０Ｆ１０２０Ｉ６进　行逻辑综合结果表明，单个ＢＡＱ模块占用了较　少的硬件逻辑资源，其中逻辑单元ＬＥ为３４２１，仅　占１１　；９　ｂｉｔ乘法器为１４个，占１５　；存储器资　源消耗３２　７６８　ｂｉｔ，小于１　。因而，一个　ＥＰＩＳ３０Ｆ１０２０１６中内最多集成６个ＢＡＱ模块，　占用６６　逻辑单元，８４个９　ｂｉｔ乘法器和１９６　６０８　ｂｉｔ的存储资源，实现了以较少的硬件资源获得更　高实时压缩性能的研究目标。　ＦＰＧＡ　ＥＰ　ｌ　Ｓ　３０Ｆｌ０２０　Ｉ６　Ｉ通道数据　ＢＡＱ—Ｉｌ　压　Ｑ通道数据　缩　ＢＡＱ＿Ｑｌ　码　图７　４个ＢＡＱ双通道（Ｉ／Ｑ）分时复用模型　３．２实际数据压缩性能测试　把实际ＳＡＲ原始数据写入ＢＡＱ模块，经过　实时压缩，由ＡＤＳＰ２１０６０读回生成压缩文件，解　压后，进行距离一多普勒（ＲＤ）算法成像处理和信　号失真噪声比（ＳＤＮＲ）分析评估压缩性能。ＳＤ－　ＮＲ采用如下定义：　ｓＤＮＲ－－ｌＯｌｇｌｏ　Ｓｉｇ　ｎａｌｏ　维普资讯 http://www.cqvip.com 第７期　盛磊，等：基于ＦＰＧＡ的ＳＡＲ原始数据实时压缩系统设计与实现几乎没有差别。　８４９　Ｓｉｇｎａｌ　０　是ＳＡＲ原始数据信号电平；Ｓｉｇｎａｌ１ｉ是解　压缩数据的信号电平。　针对图８ａ所示的一块ＳＡＲ原始数据，利用　本文所述实时压缩处理系统分别进行８／１、８／２、　这正好说明ＢＡＱ的压缩比为８／３、８／４时压　缩效果较好，以较低的数据量达到与原始数据量　的几乎相同的成像清晰度，实现了原始数据压缩　８／３、８／４　４种压缩比处理，解压后信号失真噪声　降低数据率，同时保证成像质量的目的。　比，结果如表１所示，其中８／３的ＳＤＮＲ已经达　到１４．５　ｄＢ。　表１　同一块数据不同压缩比ＳＤＮＲ对比ｄＢ　经过ＲＤ算法成像后得到图８ｂ、图８ｃ、图８ｄ、　图８ｅ，通过比较图像的整体效果，及部分细节，如　道路、小河的清晰程度，可以看出８／１、８／２的成像　结果较差，而８／３、８／４成像结果与原始成像结果　（ａ）原始数据成像　ｌ　（ｂ）８／１　ｆ／．￣像　＿　（ｃ）８／２ｇ￣像　（ｄ）８／３ｇ￣像　（ｅ）８，４＿皖像　图８　同一块数据不同压缩比成像结果对比　４结　论　参考文献　通过对实际系统的性能测试与实验结果的分　析，表明本文所述基于ＦＰＧＡ的ＢＡＱ模块设计　［１］Ｆｉｓｃｈｅｒ　Ｃ　Ａ　ｈｉｇｈ　ｒｅｓｏｌｕｔｉｏｎ　ｗｉｄｅ　ｓｗａｔｈ　ＳＡＲ［Ｃ］／／６ｔｈ　Ｅｕ—　与优化方法，包括数据块统计特性的４路并行处　ｒｏｐｅａｎ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　ＳＡＲ，２００６．　理逻辑结构、最优量化器中乘法器和比较器逻辑　１－２１牛晓丽．用ＡＤＳＰ实现多极化原始数据压缩算法ＥＪ］．现代　雷达，２００２，２４（２）：３３—３５．　资源的优化方法及多模块Ｉ／Ｑ双通道分时复用　［３３周梅．星载ＳＡＲ原始数据压缩模块的ＦＰＧＡ实现［Ｊ］．　模型，使得ＢＡＱ实时压缩处理模块具有数据吞　现代雷达，２００６，２８（２）：４２—４５．　吐率高、占用硬件资源少、可扩充性能优良的特　Ｅ４１高俊峰．分块自适应量化算法的ＦＰＧＡ实现［Ｊ］．数据采集　点，对于进一步提高系统的实时压缩处理能力是　与处理，２００６，２１（１）：１Ｏ３—１０７．　有效的。解压缩后成像的结果，验证了ＳＤＮＲ与　Ｅ５３　Ｋｗｏｋ　Ｒ．Ｊｏｈｎｓｏｎ　Ｗ　Ｔ　Ｋ．Ｂｌｏｅｋ　ａｄ＠ｆｉｖｅ　ｑｕａｎｔｉｓａｔｉｏｎ　ｏｆ　Ｍａｇｅｌｌａｎ　ＳＡＲ　ｄａｔａＥＪ］．ＩＥＥＥ　Ｔｒａｎｓ　ｏｎ　Ｇｅｏｓｃｉ　ａｎｄ　Ｒｅｍｏｔｅ　压缩比及成像质量的关系，说明采用本文所述方　Ｓｅｎｓｉｎｇ，１９８９，２７（４）：３７５－－３８３．　法研制的实时压缩系统实现了预期的压缩效果。　［６］郑伟强．星载合成孔径雷达数据压缩［Ｊ］．电讯技术，１９９６，　基于本实时压缩系统达到的性能及其可扩充　３６（６）：７—１３　性，可以应用于多种高数据率星载ＳＡＲ系统的实　Ｅ７３　Ｂｅｉ　Ｃ　Ｄ，Ｇｒａｙ　Ｒ　Ｍ．Ａｎ　ｉｍｐｒｏｖｅｍｅｎｔ　ｏｆ　ｔｈｅ　ｍｉｎｉｍｕｍ　ｄｉｓ—　时数据压缩分系统中。当然，由于本系统仅是在　ｔＯｒｔｉｏｎ　ｅｎｃｏｄｉｇｎ　ａｌｇｏｒｉｔｈｍ　ｆｏｒ　ｖｅｃｔｏｒ　ｑｕａｎｔｉｚａｔｉｏｎ［Ｊ］．　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，　１９８５，３３：　工业级ＦＰＧＡ芯片中获得成功应用与测试，那么　１１３２—１１３３．　如何能使之适合于星载环境要求，将是下一步研　［８］崔嵬．３　ｂｉｔ块自适应量化算法的ＦＰＧＡ实ＮＥＪ］．北京理　究和突破的重点。　工大学学报，２００５，２５（２）：１３９—１４２．　（责任编辑朱华新）